如圖甲，一個(gè)與門(mén)的輸出端和一個(gè)非門(mén)的輸入端相連，形成一個(gè)組合的門(mén)電路．與門(mén)的輸入端A1、B1就是這個(gè)組合電路的總輸入端，非門(mén)的輸出端Y2就是它的總輸出端．為了應(yīng)用方便，實(shí)際中把這兩個(gè)基本門(mén)電路在制作時(shí)便復(fù)合在一起，做成一個(gè)復(fù)合門(mén)電路，稱(chēng)為“與非”門(mén)．圖乙就是與非門(mén)的符號(hào)．同樣的道理，由一個(gè)或門(mén)和一個(gè)非門(mén)可構(gòu)成一個(gè)或非門(mén)．圖丁是或非門(mén)的符號(hào)．
請(qǐng)?jiān)诒碇刑顚?xiě)與非門(mén)和或非門(mén)的真值表．
與非門(mén)的真值表
| 輸入 | 輸出 | |
| A | B | Y |
| 輸入 | 輸出 | |
| A | B | Y |
【考點(diǎn)】邏輯電路的原理與應(yīng)用．
【答案】見(jiàn)試題解答內(nèi)容
【解答】
【點(diǎn)評(píng)】
聲明：本試題解析著作權(quán)屬菁優(yōu)網(wǎng)所有，未經(jīng)書(shū)面同意，不得復(fù)制發(fā)布。
發(fā)布：2024/6/27 10:35:59組卷：28引用：1難度：0.5
相似題
-
1．下面哪一個(gè)是“或”門(mén)的真值表？（ ?。?/h2>
發(fā)布：2024/12/17 8:0:2組卷：17引用：5難度：0.9 -
2．右圖是或門(mén)邏輯電路圖。在右邊或門(mén)的真值表中填寫(xiě)正確的輸出值。發(fā)布：2024/12/17 8:0:2組卷：14引用：1難度：0.7 -
3．如圖所示，用兩個(gè)基本門(mén)電路連接成的，根據(jù)真值表，虛線(xiàn)框內(nèi)應(yīng)是門(mén)，真值表中X處的邏輯值為．
輸入 輸出 A B Z 0 0 0 0 1 1 1 0 0 1 1 X 發(fā)布：2024/12/17 8:0:2組卷：13引用：1難度：0.9
把好題分享給你的好友吧~~